黑龍江數(shù)字信號(hào)測(cè)試價(jià)目表

要把并行的信號(hào)通過(guò)串行總線傳輸，一般需要對(duì)數(shù)據(jù)進(jìn)行并/串轉(zhuǎn)換。為了進(jìn)一步減少傳輸線的數(shù)量和提高傳輸距離，很多高速數(shù)據(jù)總線采用嵌入式時(shí)鐘和8b/10b的數(shù)據(jù)編碼方式。8b/10b編碼由于直流平衡、支持AC耦合、可嵌入時(shí)鐘信息、抗共模干擾能力強(qiáng)、編解碼結(jié)構(gòu)相對(duì)簡(jiǎn)單等優(yōu)點(diǎn)，在很多高速的數(shù)字總線如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到廣泛應(yīng)用。圖1.20是一路串行的2.5Gbps的8b/10b編碼后的數(shù)據(jù)流以及相應(yīng)的解碼結(jié)果，從中可以明顯看到解出的K28.5等控制碼以及相應(yīng)的數(shù)據(jù)信息。波形參數(shù)測(cè)試室數(shù)字信號(hào)測(cè)試常用的測(cè)量方法，隨著數(shù)字信號(hào)速率的提高，波形參數(shù)的測(cè)量方法越來(lái)越不適用了。黑龍江數(shù)字信號(hào)測(cè)試價(jià)目表

偽隨機(jī)碼型(PRBS)

在進(jìn)行數(shù)字接口的測(cè)試時(shí)，有時(shí)會(huì)用到一些特定的測(cè)試碼型。比如我們?cè)谶M(jìn)行信號(hào)質(zhì)量測(cè)試時(shí)，如果被測(cè)件發(fā)送的只是一些規(guī)律跳變的碼型，可能不了真實(shí)通信時(shí)的惡劣情況，所以測(cè)試時(shí)我們會(huì)希望被測(cè)件發(fā)出的數(shù)據(jù)盡可能地隨機(jī)以惡劣的情況。同時(shí)，因?yàn)檫@種數(shù)據(jù)流很多時(shí)候只是為了測(cè)試使用的，用戶的被測(cè)件在正常工作時(shí)還是要根據(jù)特定的協(xié)議發(fā)送真實(shí)的數(shù)據(jù)流，因此產(chǎn)生這種隨機(jī)數(shù)據(jù)碼流的電路比較好盡可能簡(jiǎn)單，不要額外占用太多的硬件資源。那么怎么用簡(jiǎn)單的方法產(chǎn)生盡可能隨機(jī)一些的數(shù)據(jù)流輸出呢?首先，因?yàn)檎嬲S機(jī)的碼流是很難用簡(jiǎn)單的電路實(shí)現(xiàn)的，所以我們只需要生成盡可能隨機(jī)的碼流就可以了，其中常用的一種數(shù)據(jù)碼流是PRBS(PseudoRandomBinarySequence,偽隨機(jī)碼)碼流。PRBS碼的產(chǎn)生非常簡(jiǎn)單，圖1.21是PRBS7的產(chǎn)生原理，只需要用到7個(gè)移位寄存器和簡(jiǎn)單的異或門(mén)就可以實(shí)現(xiàn)。 黑龍江數(shù)字信號(hào)測(cè)試價(jià)目表數(shù)字信號(hào)電平范圍象征的邏輯狀態(tài)；

數(shù)字信號(hào)的建立/保持時(shí)間(Setup/HoldTime)

不論數(shù)字信號(hào)的上升沿是陡還是緩，在信號(hào)跳變時(shí)總會(huì)有一段過(guò)渡時(shí)間處于邏輯判決閾值的上限和下限之間，從而造成邏輯的不確定狀態(tài)。更糟糕的是，通常的數(shù)字信號(hào)都不只一路，可能是多路信號(hào)一起傳輸來(lái)一些邏輯和功能狀態(tài)。這些多路信號(hào)之間由于電氣特性的不完全一致以及PCB走線路徑長(zhǎng)短的不同，在到達(dá)其接收端時(shí)會(huì)存在不同的時(shí)延，時(shí)延的不同會(huì)進(jìn)一步增加邏輯狀態(tài)的不確定性。

由于我們感興趣的邏輯狀態(tài)通常是信號(hào)電平穩(wěn)定以后的狀態(tài)而不是跳變時(shí)所的狀態(tài)，所以現(xiàn)在大部分?jǐn)?shù)字電路采用同步電路，即系統(tǒng)中有一個(gè)統(tǒng)一的工作時(shí)鐘對(duì)信號(hào)進(jìn)行采樣。如圖1.5所示，雖然信號(hào)在跳變過(guò)程中可能會(huì)有不確定的邏輯狀態(tài)，但是若我們只在時(shí)鐘CLK的上升沿對(duì)信號(hào)進(jìn)行判決采樣，則得到的就是穩(wěn)定的邏輯狀態(tài)。

為了提高信號(hào)在高速率、長(zhǎng)距離情況下傳輸?shù)目煽啃?，大部分高速的?shù)字串行總線都會(huì)采用差分信號(hào)進(jìn)行信號(hào)傳輸。差分信號(hào)是用一對(duì)反相的差分線進(jìn)行信號(hào)傳輸，發(fā)送端采用差分的發(fā)送器，接收端相應(yīng)采用差分的接收器。圖1.13是一個(gè)差分線的傳輸模型及真實(shí)的差分PCB走線。

采用差分傳輸方式后，由于差分線對(duì)中正負(fù)信號(hào)的走線是緊密耦合在一起的，所以外界噪聲對(duì)于兩根信號(hào)線的影響是一樣的。而在接收端，由于其接收器是把正負(fù)信號(hào)相減的結(jié)果作為邏輯判決的依據(jù)，因此即使信號(hào)線上有嚴(yán)重的共模噪聲或者地電平的波動(dòng)，對(duì)于的邏輯電平判決影響很小。相對(duì)于單端傳輸方式，差分傳輸方式的抗干擾、抗共模噪聲能力 提高。 數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)流程；

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃?，現(xiàn)在很多更高速率的數(shù)字接口采用對(duì)數(shù)據(jù)進(jìn)行編碼后再做并/串轉(zhuǎn)換的方式。編碼的方式有很多，如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等，下面以當(dāng)下流行的ANSI8b/10b編碼為例進(jìn)行介紹。

在ANSI8b/10b編碼方式中，8bit的數(shù)據(jù)先通過(guò)相應(yīng)的編碼規(guī)則轉(zhuǎn)換成10bit的數(shù)據(jù)，再進(jìn)行并/串轉(zhuǎn)換；接收端收到信號(hào)后先把串行數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換得到10bit的數(shù)據(jù)，再通過(guò)10bit到8bit的解碼得到原始傳輸?shù)?bit數(shù)據(jù)。因此，如果發(fā)送端并行側(cè)的數(shù)據(jù)速率是8bit×100Mbps,通過(guò)8b/10b編碼和并/串轉(zhuǎn)換后的串行側(cè)的數(shù)據(jù)速率就是1bit×1Gbps。8b/10b編碼方法早由IBM發(fā)明，后來(lái)成為ANSI標(biāo)準(zhǔn)的一部分(ANSIX3.230-1994,clause11),并在通信和計(jì)算機(jī)總線上廣泛應(yīng)用。表1.1是ANSI8b/10b編碼表的一部分，以數(shù)據(jù)0x00為例， 數(shù)字信號(hào)是離散的。它的幅度被限制在一個(gè)確定的值。黑龍江數(shù)字信號(hào)測(cè)試價(jià)目表

數(shù)字 信號(hào)處理系統(tǒng)的基本組成；黑龍江數(shù)字信號(hào)測(cè)試價(jià)目表

什么是數(shù)字信號(hào)(DigitalSignal)

典型的數(shù)字設(shè)備是由很多電路組成來(lái)實(shí)現(xiàn)一定的功能的，系統(tǒng)中的各個(gè)部分主要通過(guò)數(shù)字信號(hào)的傳輸來(lái)進(jìn)行信息和數(shù)據(jù)的交互。

數(shù)字信號(hào)通過(guò)其0、1的邏輯狀態(tài)的變化來(lái)一定的含義，典型的數(shù)字信號(hào)用兩個(gè)不同的信號(hào)電平來(lái)分別邏輯0和邏輯1的狀態(tài)(有些更復(fù)雜的數(shù)字電路會(huì)采用多個(gè)信號(hào)電平實(shí)現(xiàn)更多信息的傳輸)。真實(shí)的世界中并不存在理想的邏輯0、1狀態(tài)，所以真實(shí)情況下只是用一定的信號(hào)電平的電壓范圍來(lái)相應(yīng)的邏輯狀態(tài)。比如圖1.1中，當(dāng)信號(hào)的電壓低于判決閾值(中間的虛線部分)的下限時(shí)邏輯0狀態(tài)，當(dāng)信號(hào)的電壓高于判決閾值的上限時(shí)邏輯1狀態(tài)。 黑龍江數(shù)字信號(hào)測(cè)試價(jià)目表