海南DDR一致性測(cè)試聯(lián)系方式

大部分的DRAM都是在一個(gè)同步時(shí)鐘的控制下進(jìn)行數(shù)據(jù)讀寫(xiě)，即SDRAM(Synchronous Dynamic Random -Access Memory) 。SDRAM根據(jù)時(shí)鐘采樣方式的不同，又分為SDR   SDRAM(Single Data Rate SDRAM)和DDR SDRAM(Double Data Rate SDRAM) 。SDR  SDRAM只在時(shí)鐘的上升或者下降沿進(jìn)行數(shù)據(jù)采樣，而DDR SDRAM在時(shí)鐘的上升和下降 沿都會(huì)進(jìn)行數(shù)據(jù)采樣。采用DDR方式的好處是時(shí)鐘和數(shù)據(jù)信號(hào)的跳變速率是一樣的，因 此晶體管的工作速度以及PCB的損耗對(duì)于時(shí)鐘和數(shù)據(jù)信號(hào)是一樣的。DDR數(shù)據(jù)總線(xiàn)的一致性測(cè)試。海南DDR一致性測(cè)試聯(lián)系方式

為了進(jìn)行更簡(jiǎn)單的讀寫(xiě)分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過(guò)區(qū)域（Zone）定義的方式把讀寫(xiě)數(shù)據(jù)可靠分開(kāi)。

根據(jù)讀寫(xiě)數(shù)據(jù)的建立保持時(shí)間不同，Agilent獨(dú)有的InfiniiScan功能可以通過(guò)在屏幕上畫(huà) 出幾個(gè)信號(hào)必須通過(guò)的區(qū)域的方式方便地分離出讀、寫(xiě)數(shù)據(jù)，并進(jìn)一步進(jìn)行眼圖的測(cè)試。

信號(hào)的眼圖。用同樣的方法可以把讀信號(hào)的眼圖分離出來(lái)。

除了形成眼圖外，我們還可以利用示波器的模板測(cè)量功能對(duì)眼圖進(jìn)行定量分析，

用戶(hù)可以根據(jù)JEDEC的要求自行定義一個(gè)模板對(duì)讀、寫(xiě)信號(hào)進(jìn)行模板測(cè)試，如 果模板測(cè)試Fail,則還可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 北京通信DDR一致性測(cè)試DDR3 和 LPDDR3 一致性測(cè)試應(yīng)用軟件。

我們看到，在用通用方法進(jìn)行的眼圖測(cè)試中，由于信號(hào)的讀寫(xiě)和三態(tài)都混在一起，因此很難對(duì)信號(hào)質(zhì)量進(jìn)行評(píng)估。要進(jìn)行信號(hào)的評(píng)估，第1步是要把讀寫(xiě)信號(hào)分離出來(lái)。傳統(tǒng)上有幾種方法用來(lái)進(jìn)行讀寫(xiě)信號(hào)的分離，但都存在一定的缺陷?？梢岳米x寫(xiě)Preamble的寬度不同用脈沖寬度觸發(fā)，但由于JEDEC只規(guī)定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進(jìn)行分離。也可以利用讀寫(xiě)信號(hào)的幅度不同進(jìn)行分離，如圖7-138中間 的圖片所示，但是如果讀寫(xiě)信號(hào)幅度差別不大，則也不適用6還可以根據(jù)RAS、CAS、CS、 WE等控制信號(hào)來(lái)分離讀寫(xiě)，但這種方法要求通道數(shù)多于4個(gè)，只 有帶數(shù)字通道的MSO示波器才能滿(mǎn)足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，對(duì)于用戶(hù)示波器的要求比較高。

DDR總線(xiàn)上需要測(cè)試的參數(shù)高達(dá)上百個(gè)，而且還需要根據(jù)信號(hào)斜率進(jìn)行復(fù)雜的查表修 正。為了提高DDR信號(hào)質(zhì)量測(cè)試的效率，比較好使用御用的測(cè)試軟件進(jìn)行測(cè)試。使用自動(dòng) 測(cè)試軟件的優(yōu)點(diǎn)是：自動(dòng)化的設(shè)置向?qū)П苊膺B接和設(shè)置錯(cuò)誤；優(yōu)化的算法可以減少測(cè)試時(shí) 間；可以測(cè)試JEDEC規(guī)定的速率，也可以測(cè)試用戶(hù)自定義的數(shù)據(jù)速率；自動(dòng)讀/寫(xiě)分離技 術(shù)簡(jiǎn)化了測(cè)試操作；能夠多次測(cè)量并給出一個(gè)統(tǒng)計(jì)的結(jié)果；能夠根據(jù)信號(hào)斜率自動(dòng)計(jì)算建 立/保持時(shí)間的修正值。DDR時(shí)鐘總線(xiàn)的一致性測(cè)試。

DDR5的接收端容限測(cè)試

前面我們?cè)诮榻BUSB3 . 0、PCIe等高速串行總線(xiàn)的測(cè)試時(shí)提到過(guò)很多高速的串行總線(xiàn) 由于接收端放置有均衡器，因此需要進(jìn)行接收容限的測(cè)試以驗(yàn)證接收均衡器和CDR在惡劣 信 號(hào) 下 的 表 現(xiàn) 。 對(duì) 于 D D R 來(lái) 說(shuō) ， D D R 4 及 之 前 的 總 線(xiàn) 接 收 端 還 相 對(duì) 比 較 簡(jiǎn) 單 ， 只 是 做 一 些 匹配、時(shí)延、閾值的調(diào)整。但到了DDR5時(shí)代(圖5 . 19),由于信號(hào)速率更高，因此接收端也 開(kāi) 始 采 用 很 多 高 速 串 行 總 線(xiàn) 中 使 用 的 可 變 增 益 調(diào) 整 以 及 均 衡 器 技 術(shù) ， 這 也 使 得 D D R 5 測(cè) 試 中必須關(guān)注接收均衡器的影響，這是之前的DDR測(cè)試中不曾涉及的。 DDR5 接收機(jī)一致性和表征測(cè)試應(yīng)用軟件。海南DDR一致性測(cè)試聯(lián)系方式

DDR4協(xié)議/功能調(diào)試和分析參考解決方案。海南DDR一致性測(cè)試聯(lián)系方式

DDR總線(xiàn)一致性測(cè)試

工業(yè)標(biāo)準(zhǔn)總線(xiàn)一致性測(cè)量概述

高速數(shù)字系統(tǒng)使用了各種工業(yè)標(biāo)準(zhǔn)總線(xiàn)，對(duì)這些工業(yè)標(biāo)準(zhǔn)總線(xiàn)進(jìn)行規(guī)范一致性測(cè)量是確 保系統(tǒng)工作穩(wěn)定和可靠的關(guān)鍵點(diǎn)之一。“一致性”是對(duì)英文單詞“Compliance”的中文解釋?zhuān)?美國(guó)把按工業(yè)標(biāo)準(zhǔn)規(guī)范進(jìn)行的電氣參數(shù)測(cè)量叫作一致性測(cè)量。

測(cè)試這些工業(yè)標(biāo)準(zhǔn)總線(xiàn)，完整和可靠的測(cè)試方案是非常重要的。完整的測(cè)試方案不僅保證測(cè)試準(zhǔn)確度，還可以大量節(jié)省測(cè)試時(shí)間，提高工作效率。

工業(yè)標(biāo)準(zhǔn)總線(xiàn)完整的測(cè)試方案一般包括幾部分：測(cè)試夾具；探頭和附件；自動(dòng)測(cè)試軟件;測(cè)試儀器。 海南DDR一致性測(cè)試聯(lián)系方式